东北大学秦皇岛分校计算机组成原理课程设计

东北大学秦皇岛分校计算机组成原理课程设计

ID:5882231

大小:1.11 MB

页数:19页

时间:2017-12-27

东北大学秦皇岛分校计算机组成原理课程设计_第1页
东北大学秦皇岛分校计算机组成原理课程设计_第2页
东北大学秦皇岛分校计算机组成原理课程设计_第3页
东北大学秦皇岛分校计算机组成原理课程设计_第4页
东北大学秦皇岛分校计算机组成原理课程设计_第5页
资源描述:

《东北大学秦皇岛分校计算机组成原理课程设计》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、东北大学秦皇岛分校计算机与通信工程学院计算机组成原理课程设计指令设计及工作寄存器设计专业名称班级学号学生姓名指导教师设计时间课程设计任务书专业:计算机与通信工程学院学号:学生姓名(签名):设计题目:指令系统及工作寄存器设计1、设计实验条件综合楼808实验室硬件:PC机软件:XilinxISEModelSim编程语言:VHDL2、设计任务及要求1.指令:7、20、47、60号指令;2.工作寄存器W;3.二-十进制编码器;要求:•总线结构:单总线,数据总线位数8位、地址总线8位;•存储器:内存容量64K*8bit•控制器:用硬联

2、线控制器实现26位微操作控制信号•运算器:单累加器,实现加、减等8种操作•外设:–输入:用开关输入二进制量–输出:7段数码管和LED显示•指令系统规模:64条指令,7种类型,5种寻址方式3、设计报告的内容(1)设计目的:1、融会贯通计算机组成原理课程的内容,通过知识的综合运用,加深对计算机系统各个模块的工作原理及相互联系的认识;2、学习运用VHDL进行FPGA/CPLD设计的基本步骤和方法,熟悉EDA的设计、模拟调试工具的使用,体会FPGA/CPLD技术相对于传统开发技术的优点;3、培养科学研究的独立工作能力,取得工程设计与

3、组装调试的实践经验。(2)设计主体:图1整机逻辑结构框图图2芯片引脚图3cpu逻辑结构框图【设计指令系统】(1)设计的指令指令编号指令助记符机器码1机器码2指令功能7ADDA,EM000110MM将存储器MM的地址的值加入累加器A中20SUBCA,#II010011II从累加器A中减去立即数II,减进位47_INT_101110实验机占用,不可修改,进入中断时,实验机硬件产生_INT_指令60RETI111011中断返回表1指令类型、寻址方式第7条指令:ADDA,EM指令类型:算术运算指令寻址方式:寄存器寻址和直接寻址第20

4、条指令:SUBCA,#II指令类型:逻辑运算指令寻址方式:存储器直接寻址第47条指令:_INT_指令类型:转移指令寻址方式:寄存器间接寻址第60条指令:RETI指令类型:转移指令寻址方式:寄存器直接寻址(2)控制信号1、XRD:外部设备读信号,当给出了外设的地址后,输出此信号,从指定外设读数据。2、EMWR:程序存储器EM写信号。3、EMRD:程序存储器EM读信号。4、PCOE:将程序计数器PC的值送到地址总线ABUS上(MAR)。5、EMEN:将程序存储器EM与数据总线DBUS接通,由EMWR和EMRD决定是将DBUS数据

5、写到EM中,还是从EM读出数据送到DBUS。6、IREN:将程序存储器EM读出的数据打入指令寄存器IR。7、EINT:中断返回时清除中断响应和中断请求标志,便于下次中断。8、ELP:PC打入允许,与指令寄存器IR3、IR2位结合,控制程序跳转。9、FSTC:进位置1,CY=110、FCLC:进位置0,CY=011、MAREN:将地址总线ABUS上的地址打入地址寄存器MAR。12、MAROE:将地址寄存器MAR的值送到地址总线ABUS上。13、OUTEN:将数据总线DBUS上数据送到输出端口寄存器OUT里。14、STEN:将数

6、据总线DBUS上数据存入堆栈寄存器ST中。15、RRD:读寄存器组R0-R3,寄存器R?的选择由指令的最低两位决定。16、RWR:写寄存器组R0-R3,寄存器R?的选择由指令的最低两位决定。17、CN:决定运算器是否带进位移位,CN=1带进位,CN=0不带进位。18、FEN:将标志位存入ALU内部的标志寄存器。19、WEN:将数据总线DBUS的值打入工作寄存器W中。20、AEN:将数据总线DBUS的值打入累加器A中。21-23:X2~X0:X2、X1、X0三位组合来译码选择将数据送到DBUS上的寄存器。24-26:S2~S0

7、:S2、S1、S0三位组合决定ALU做何种运算。(3)指令执行流程:表2指令分解与微操作对应控制信号编号助记符功能机器码周期总数CT节拍数微操作控制信号1_FATCH_取指令000000XXT2PC→MARPCOE,MAREN010T1EM→WEMEN,EMRD,WENT0W→IRPC+1→PCIREN20SUBCA,#II从累加器A中减去间址存储器的值,带进位010011XXT5PC→MARPCOEMAREN101T4EM→DBUS→WPC+1→PCEMENEMRDWENT3A,W→ALU→FALU→AFENAEN7ADD

8、A,EM将存储器EM地址的值加入累加器A中000110XXT7PC→MARPCOE,MARENT6EM→WPC+1→PCEMENEMRDWEN111T5W→MARMARENT4EM→WPC+1→PCEMENEMRDWENT3A+W→AS=001X=100AEN47_INT_产生中断1011

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。