数字集成电路使用注意事项

《数字集成电路使用注意事项》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、第4章实验基本知识及常用仪器设备数字集成电路使用注意事项1.TTL电路使用注意事项①TTL电路的电源电压应满足在规定中心值5V±10％的变化，最大值不能超过5.5V。当电源通断的瞬间变化，在电源布线上产生冲击电压时，应接入大容量电容或保护电路。②在接入大于100pF的容性负载时，输出端要加串100Ω～200Ω的限流电阻，以防止充放电电流过大而损坏电路。③TTL电路输出端所接负载不应超过规定的扇出数，更不允许输出端直接接电源或地，这样连接相当于负载短路，可能会烧坏输出管。④为了减少通过电源带来的干抗TTL电路特别是高速TTL电路必须

2、加强电源引脚之间，电源引入线的高频去耦。采用的方法是：在每块装有集成电路的插件板上的电源与地之间接有10mF～20mF和1000pF～0.01mf的电容滤波网络（此点也适用于ECL，HCMOS等高速电路）。⑤TTL电路体积较小，但功耗并不特别小，因此，在高密度安装时，要注意散热问题，防止温度过高影响工作特性。⑥电路中多余不用的输入端不能悬空应按不同电路的要求或接地，或通过电阻接地，或接电源。2.MOS及CMOS电路使用注意事项①MOS电路。由于器件内MOS管的栅极与源极间的隔离层系很薄的二氧化硅，因此输入阻抗很高（＞109Ω），这

3、样输入端极容易受外界静电干扰的影响，当输入端的静电能量积累到一定程度时，就可能将二氧化硅层击穿，即造成栅穿或栅漏现象。为了防止静电损害，在一般MOS器件的输入电路中都设置了用二极管和电阻组成的静电保护电路。MOS电路输入端尽管有了静电保护电路，但由于泄放速度与泄放电流的限制，过强的外界静电感应仍然可能引起栅穿，为了避免栅穿，应该注意下列几点。–117–第4章实验基本知识及常用仪器设备a．在运输、存放、高温老化过程中，应该用铝箔或导线将所有引线端短路，不要放在尼龙化学纤维等静电强的塑料容器内运输、存放。b．不要在带电情况下插入、拔出

4、或焊接电路。使用示波器测量时需用10兆欧探头，并具有尖而硬的探针，以防分流或引线短路。c．焊接用的电烙铁，所用的测试仪表等都要良好接地。d．工作台不要铺塑料板，橡皮垫等带静电的物体。为了避免人体和衣服的静电，可以将人体经一千欧左右的电阻接地，或采用接地的导体板工作台。e．高阻抗应用中不能连接低电阻的情况下，应设法避开电场的作用，不宜直接接受长线、远距离传送来的信号（要加缓冲电路，如用晶体管等）。f．电路中多余不用的输入端不允许悬空，但工作中可能出现悬空状态的输入端，都应按不同电路要求采用不同的措施，或接地，或通过电阻接地，或接电源

5、。②CMOS电路。除需注意上述各点外，尚要注意CMOS的特点带来的问题，对400B系列来说应注意以下几点。a．输入电压不允许超过电源电压范围的0.3V以上，或者说输入端电流不得超过士10mA。在不能保证这点时，必须在输入端串联适当电阻来限流保护。b．只要不是空脚的各引脚上不应出现任何高电压或大电流，否则可能导致CMOS器件内固有的寄生晶闸管触发（大约1mA以上电流就可能触发导通）。一旦发生这种寄生晶闸管被触发的情况，若电源不加限流就会因电流过大使器件烧毁。一般电源限流在30mA以内就可得到保护。HCMOS即74HC-系列（包括74

6、HCT系列），因为输入端内部串有多晶硅电阻，允许输入电流较大（规范极限值可达土20mA），使用电源电压低，寄生晶闸管效应一般不易发生受触发而导通的现象。但这是考虑到HCMOS的栅绝缘层更薄，更容易受静电感应损坏而设计的，所以防止静电破坏同样重要。1.多余输入端和门电路的处理–117–第4章实验基本知识及常用仪器设备在应用数字集成电路时，常有一些输入端或单元电路用不完而多余出来。悬空会损坏器件或容易引入干扰。解决问题的办法是将输入端进行适当的连接。下面以TTL和CMOS门电路为例说明。①TTL电路多余输入端的处理通常对与门和与非门来

7、讲，多余端应接在高电平，对或门和或非门应接零电平；同一门的多余端也可与使用端并联，但缺点是输入电容等会变大，对电路的工作速度和功耗等有些不利的影响。TTL电路多余端的处理也离不开这些原则。根据常用TTL门电路（主要是各种与非门，与非功率门，与或非门等）的品种来看，多余端应接高电平的占大多数，应接地的较少。不过接高电平的具体接法颇为讲究，一般有以下几种。a．直接和VCC端（+5V）连接，这是最简便的方法，如果供电电压不够稳定，瞬时值超过+5V较多，就极可能烧毁门电路的输入端。另外，由于TTL电路的输入高电平电流是随输入端所施加电平的

8、升高而加大的，故这种接法的输入电流也较大。一般，此法较少采用。但对肖特基TTL电路则是例外，其多余输入端基本上都可以直接与+5V连接。b．通过一个IkΩ左右的电阻与VCC端连接，如图1（a）所示。此种接法既把多余端的电平强制拉到接近于VCC，增强了