数字逻辑设计及应用本科2答案

数字逻辑设计及应用本科2答案

ID:32216620

大小:386.00 KB

页数:3页

时间:2019-02-01

数字逻辑设计及应用本科2答案_第1页
数字逻辑设计及应用本科2答案_第2页
数字逻辑设计及应用本科2答案_第3页
资源描述:

《数字逻辑设计及应用本科2答案》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、姓名__________________专业名称__________________  班号________________学号__________________教学中心_________________………………………………………密………………………………………封……………………………线………………………………………电子科技大学网络教育考卷(B卷)(20年至20学年度第学期)考试时间年月日(120分钟)课程数字逻辑设计及实践(本科)教师签名_____大题号一二三四五六七八九十合计得分一、填空题(每空1分,共20分)图1-61、请完成如下的进制转换:10110.112=26.68=22.

2、7510=16.C16;2、28.510=11100.12=34.48=1C.816=00101000.01018421BCD3、某带符号的二进制数的反码是1010101,则该数对应的原码是1101010,补码是1101011;4、A⊕B=AB/+A/B;(A⊕B)/=AB+A/B/;5、正逻辑和负逻辑之间的关系是对偶;6、请问图1-6的逻辑为:Y=A/;7、已知某集成门电路输出和输入的高电平的最小值分别为;输出和输入的低电平最大值分别为:;请问该门电路高电平的直流噪声容限=;低电平的直流噪声容限=;8、某状态机的状态数为129,请问至少需要8位编码才能完成;9、如果要从多路输入数据中,选出

3、一路作为输出,应采用数字选择器来实现;10、如果要比较两个二进制数的大小,应采用比较器器来实现;11、如果待实现的时序状态机中存在状态循环圈,应采用计数器器来实现;12、同时具备置0、置1、保持和反转的触发器是JK触发器;二、选择题(每题1分,共10分)1、将十进制运算(-125-3)转换成带符号的8位(包括符号位)二进制补码运算,其结果为:①.00000000②.10000000③.11111111④.100000112、请问下列逻辑中,与(A·B)/相同的逻辑是;①.A/+B/②.A+B③.A·B④.A/·B/3、已知逻辑F(ABC)=Σm(1,3,5,7),则下面的描述为正确的是:①.

4、F(ABC)=ПM(0,2,4,6)②.F=C③.FD=Σm(0,2,4,6)④.F=A+B4、要实现8选1的数据选择器,则地址输入(选择输入)和多路数据端得个数分别为:①.8、3②.3、8③.8、8④.3、35、如果实现5-32的译码器电路,需要个74138(3-8译码器)来实现:①.2②.3③.4④.86、要实现256进制(模为256)的二进制计数器,需要个74163(4位二进制加计数器)来实现①.2②.3③.8④.167、要实现有效状态数为8的环形计数器,则所需移位寄存器中的触发器个数为:①.8②.4③.3④.28、如果用触发器和门电路来实现12进制的计数器,则至少需要个触发器:①.2

5、个②.3个③.4个④.5个9、一个JK触发器的驱动方程为,则其逻辑功能与以下哪种触发器相同:①.JK触发器②.SR触发器③.D触发器④.T触发器10、555时基电路外界阻容元件构成自激多谐振荡器,当检小组容元件的数值时,将使:①.振荡周期减小②.振荡幅度减小③.振荡频率降低④.振荡周期增大三、判断题(每题1分,共10分)1、存储单元是时序状态机不可缺少的组成部分;(√)2、7485为4位二进制比较器。如果二进制数A=B,则其输出必将是Y(A=B)有效;(Х)3、所有类型的触发器其状态更新都发生在时钟触发沿上;(Х)4、米利型时序逻辑的输出仅仅取决于当前现态的值;(Х)5、穆尔型时序逻辑的输出

6、仅仅取决于当前现态的值;(√)6、异步时序逻辑电路中各个触发器所用的时钟触发沿不完全相同;(√)7、如果两个时序逻辑的状态转换关系以及所选择的触发器都相同,则其逻辑图也相同;(Х)8、时序逻辑可以没有输出,但是组合逻辑必须有输出;(√)9、要实现模为100的计数器(有效计数循环圈的状态数为100),则需要10片74160(十进制计数器)来实现;(Х)10、环形计数器的有效状态个数,与其位数相同;(√)四、卡诺图化简(8分)请将逻辑F(A,B,C,D)=Sm(1,2,3,5,7)+d(10,11,12,13,14,15)化简成最简与或式;F=A/D+A/B/C五、组合逻辑分析,要求如下:(8分

7、)3请分析图5所示逻辑的逻辑功能。并画出其真值表;图5解:该题目为一加法器电路,完成的加法为:Y3Y2Y1Y0=DCBA+0011,故真值表如下:DCBAY3Y2Y1Y00000001100010100001001010011010001000111010110000110100101111010100010111001110010101101101111101100111111010000111000011

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。