数字逻辑设计及应用 本科1 答案.doc

数字逻辑设计及应用 本科1 答案.doc

ID:57638358

大小:308.00 KB

页数:3页

时间:2020-08-29

数字逻辑设计及应用 本科1 答案.doc_第1页
数字逻辑设计及应用 本科1 答案.doc_第2页
数字逻辑设计及应用 本科1 答案.doc_第3页
资源描述:

《数字逻辑设计及应用 本科1 答案.doc》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、姓名__________________专业名称__________________  班号________________学号__________________教学中心_________________………………………………………密………………………………………封……………………………线………………………………………电子科技大学网络教育考卷(A卷)(20年至20学年度第学期)考试时间年月日(120分钟)课程数字逻辑设计及应用(本科)教师签名_____大题号一二三四五六七八九十合计得分一、填空题(每空

2、1分,共20分)1、请完成如下的进制转换:22.7510=10110.112=26.68=16.C16;2、F6.A16=246.62510=001001000110.0110001001018421BCD=010101111001.100101011000余3码3、-9910的8位(包括符号位)二进制原码是11100011,8位二进制反码是10011100,8位二进制补码是10011101;图1-64、请问逻辑F=A/B+(CD)/+BE/的反函数F/=;解:5、F(A,B,C)=Σm(2,4,6)=П

3、M(0,1,3,4,7);6、请问图1-6所完成的逻辑是Y=A⊕B;解:通过真值表可以可到该逻辑:ABF0000111011107、74148器件是一个3-8编码器,它采用的编码方式是优先编码或数大优先编码;8、74283器件是一个4位全加器,它的内部逻辑电路与串行加法器不同,采用的是超前进位或先行进位方法来实现全加逻辑。9、如果一个与或逻辑电路的函数式为:,该逻辑存在静态冒险,现通过添加冗余项的方式来消除该冒险,则该冗余项为(A/+C);10、请写出JK触发器的特性方程:=JQ/+K/Q;11、请写出T

4、触发器的特性方程:=T⊕Q或者TQ/+T/Q;12、请写出D触发器的特性方程:=D;13、请写出SR触发器的特性方程:=S+R/Q;14、如果某组合逻辑的输入信号的个数为55个,则需要6位的输入编码来实现该逻辑。解:采用的公式应该是log255,向上取整二、选择题(每题1分,共10分)1、下面有关带符号的二进制运算,描述正确的是,其中X是被加数,Y是加数,S为和:①.[X]原码+[Y]原码=[S]原码②.[X]补码+[Y]补码=[S]补码③.[X]反码+[Y]反码=[S]反码④.[X]原码+[Y]原码=[

5、S]补码2、逻辑函数式AC+ABCD+ACD/+A/C=①.AC②.C③.A④.ABCD3、请问F=A⊕B的对偶式①.A+B②.A⊙B③.AB④.AB/+A/B4、已知门电路的电平参数如下:请问其高电平的噪声容限为:①.2.2V②.1.2V③.0.7V④.0.3V5、下面描述方法,对于一个组合逻辑而言,具备唯一性的是:①.逻辑函数式②.真值表③.卡诺图④.逻辑电路图6、下面电路中,属于时序逻辑电路的是:①.移位寄存器②.多人表决电路③.比较器④.码制变换器7、一个D触发器的驱动方程为,则其逻辑功能与以下哪

6、种触发器相同:①.JK触发器②.SR触发器③.D触发器④.T触发器8、n位环形计数器,其计数循环圈中的状态个(模)数为:①.n个②.2n个③.2n个④.2n-1个9、n位扭环计数器,其计数循环圈中的状态个(模)数为:①.n个②.2n个③.2n个④.2n-1个10、用555时基电路外接定时阻容元件构成单稳态触发器,当增大阻容元件的数值时,将使:①.输出脉冲的幅度增加②.输出脉冲宽度增加③.输出脉冲重复频率提高④.以上说法都不对三、判断题(每题1分,共10分)1、CMOS集成逻辑OD门,可以用以线与操作;(√

7、)2、三态门的附加控制端输入无效时,其输出也无效;(Х)3、三态门的三个状态分别为高电平、低电平和高阻态;(√)4、施密特触发输入的门电路,当输入从高电平变换到低电平,和从低电平变换到高电平,它的输出变化轨迹相同;(Х)5、组合逻辑和时序逻辑的区别主要在于前者与时间无关,而后者时间的因素必须考虑进去;(√)36、一个逻辑的函数式并不唯一,但是最简的与或表达式是唯一的;(Х)7、模拟信号是连续的,而数字信号是离散的;(√)8、当两个组合逻辑的真值表相同是,则表明这两个逻辑是相等的;(√)9、对于一个优先编码

8、器而言,当输入多个有效时,其输出很难讨论;(Х)10、串行加法器比超前进位加法器速度更快,且电路更为简单;(Х)四、卡诺图化简(8分)请将逻辑F(A,B,C,D)=Sm(0,2,3,5,7,8,10,11,13)化成最简与或式;或者五、组合逻辑分析,要求如下:(8分)该逻辑电路图如图5所示,具体要求如下:图51、写出逻辑S和CO的逻辑函数式2、画出将该逻辑的真值表3、真值表ABCISCO00000001100101001101

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。