数字逻辑设计及应用 本科1.doc

《数字逻辑设计及应用 本科1.doc》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、姓名__________________专业名称__________________　　班号________________学号__________________教学中心_________________………………………………………密………………………………………封……………………………线………………………………………电子科技大学网络教育考卷（A卷）(20年至20学年度第学期)考试时间年月日(120分钟)课程数字逻辑设计及应用（本科）教师签名_____大题号一二三四五六七八九十合计得分一、填空题(每空1分，共20分)1、请完成如下的进制转换：22.

2、7510=2=8=16；2、F6.A16=10=8421BCD=余3码3、-9910的8位（包括符号位）二进制原码是，8位二进制反码是，8位二进制补码是；图1-64、请问逻辑F=A/B+(CD)/+BE/的反函数F/=；5、F(A,B,C)=Σm（2,4,6）=ПM()；6、请问图1-6所完成的逻辑是Y=；7、74148器件是一个2-8编码器，它采用的编码方式是；8、74283器件是一个4位全加器，它的内部逻辑电路与串行加法器不同，采用的是方法来实现全加逻辑。9、如果一个与或逻辑电路的函数式为：，该逻辑存在静态冒险，现通过添加冗余项的方式来消除该冒险，

3、则该冗余项为；10、请写出JK触发器的特性方程：=；11、请写出T触发器的特性方程：=；12、请写出D触发器的特性方程：=；13、请写出SR触发器的特性方程：=；14、如果某组合逻辑的输入信号的个数为55个，则需要位的输入编码来实现该逻辑。二、选择题（每题1分，共10分）1、下面有关带符号的二进制运算，描述正确的是，其中X是被减数，Y是加数，S为和：①.[X]原码+[Y]原码=[S]原码②.[X]补码+[Y]补码=[S]补码③.[X]反码+[Y]反码=[S]反码④.[X]原码+[Y]原码=[S]补码2、逻辑函数式AC+ABCD+ACD/+A/C=①.A

4、C②.C③.A④.ABCD3、请问F=A⊕B的对偶式①.A+B②.A⊙B③.AB④.AB/+A/B4、已知门电路的电平参数如下：请问其高电平的噪声容限为：①.2.2V②.1.2V③.0.7V④.0.3V5、下面描述方法，对于一个组合逻辑而言，具备唯一性的是：①.逻辑函数式②.真值表③.卡诺图④.逻辑电路图6、下面电路中，属于时序逻辑电路的是：①.移位寄存器②.多人表决电路③.比较器④.码制变换器7、一个D触发器的驱动方程为，则其逻辑功能与以下哪种触发器相同：①.JK触发器②.SR触发器③.D触发器④.T触发器8、n位环形计数器，其计数循环圈中的状态个（

5、模）数为：①.n个②.2n个③.2n个④.2n-1个9、n位扭环计数器，其计数循环圈中的状态个（模）数为：①.n个②.2n个③.2n个④.2n-1个10、用555时基电路外接定时阻容元件构成单稳态触发器，当增大阻容元件的数值时，将使：①.输出脉冲的幅度增加②.输出脉冲宽度增加③.输出脉冲重复频率提高④.以上说法都不对三、判断题（每题1分，共10分）1、CMOS集成逻辑OD门，可以用以线与操作；（）2、三态门的附加控制端输入无效时，其输出也无效；（）3、三态门的三个状态分别为高电平、低电平和高阻态；（）4、施密特触发输入的门电路，当输入从高电平变换到低电

6、平，和从低电平变换到高电平，它的输出变化轨迹相同；（）5、组合逻辑和时序逻辑的区别主要在于前者与时间无关，而后者时间的因素必须考虑进去；（）6、一个逻辑的函数式并不唯一，但是最简的与或表达式是唯一的；（）7、模拟信号是连续的，而数字信号是离散的；（）8、当两个组合逻辑的真值表相同是，则表明这两个逻辑是相等的；（）9、对于一个优先编码器而言，当输入多个有效时，其输出很难讨论；（）10、串行加法器比超前进位加法器速度更快，且电路更为简单；（）四、卡诺图化简（8分）请将逻辑F（A,B,C,D）=Sm(0,2,3,5,7,8,10,11,13)化成最简与或式；

7、3五、组合逻辑分析，要求如下：（8分）该逻辑电路图如图5所示，具体要求如下：图51、写出逻辑S和CO的逻辑函数式2、画出将该逻辑的真值表图6六、时序逻辑分析，要求如下：（14分）逻辑电路图如图6所示，请完成：1、写出驱动方程、状态方程；2、画出状态转换图或者状态转换表。七、组合逻辑设计，要求如下：（8分）利用一块74138芯片和一定的门电路实现如下逻辑：其中74138为3-8二进制译码器八、时序逻辑设计，要求如下：（10分）利用74163和一定的门电路实现如下的七进制计数器。图874163为4位的同步二进制加计数器。3九、时序逻辑设计，要求如下：（10

8、分）用mealy型时序逻辑电路设计一个101串行数据检测的时序状态机。要求画出化简后的状态转换