功能仿真和时序仿真

功能仿真和时序仿真

ID:8831217

大小:294.00 KB

页数:9页

时间:2018-04-08

功能仿真和时序仿真_第1页
功能仿真和时序仿真_第2页
功能仿真和时序仿真_第3页
功能仿真和时序仿真_第4页
功能仿真和时序仿真_第5页
资源描述:

《功能仿真和时序仿真》由会员上传分享,免费在线阅读,更多相关内容在应用文档-天天文库

1、功能仿真和时序仿真章节:第3章第2节3.2功能仿真与时序仿真3.2.1概述  仿真过程是正确实现设计的关键环节,用来验证设计者的设计思想是否正确,及在设计实现过程中各种分布参数引入后,其设计的功能是否依然正确无误。仿真主要分为功能仿真和时序仿真。功能仿真是在设计输入后进行;时序仿真是在逻辑综合后或布局布线后进行。 1.功能仿真(前仿真)  功能仿真是指在一个设计中,在设计实现前对所创建的逻辑进行的验证其功能是否正确的过程。布局布线以前的仿真都称作功能仿真,它包括综合前仿真(Pre-SynthesisSimulatio

2、n)和综合后仿真(Post-SynthesisSimulation)。综合前仿真主要针对基于原理框图的设计;综合后仿真既适合原理图设计,也适合基于HDL语言的设计。 2.时序仿真(后仿真)  时序仿真使用布局布线后器件给出的模块和连线的延时信息,在最坏的情况下对电路的行为作出实际地估价。时序仿真使用的仿真器和功能仿真使用的仿真器是相同的,所需的流程和激励也是相同的;惟一的差别是为时序仿真加载到仿真器的设计包括基于实际布局布线设计的最坏情况的布局布线延时,并且在仿真结果波形图中,时序仿真后的信号加载了时延,而功能仿真没

3、有。3.2.2仿真工具 1.ModelSim总体概览  ModelSim仿真工具是工业上最流行、最通用的仿真器之一,可支持Verilog、VHDL或是VHDL/Verilog混合输入的仿真,它的OEM版本允许Verilog仿真或VHDL仿真。Model技术公司共开发了ModelSim/VHDL和ModelSim/Verilog两种ModelSim产品,但它又分为不同的版本:OEM版本——ModelSim/LNL支持Verilog或者VHDL,但是不同时支持;ModelSim/PLUS版本支持混合仿真Verilog和V

4、HDL;ModelSim/SE版本支持PLUS的所有功能连同附加功能。1)ModelSim的仿真实现方式  (1)交互式的命令行(Cmd)的方式——惟一的界面是控制台的命令行,    没有用户界面。  (2)用户界面UI的方式——可以接受菜单输入和命令行输入的仿真方式。  (3)批处理模式——从DOS或UNIX命令行运行批处理文件的仿真方式。2)ModelSim基本仿真步骤  (1)建立数据库。  (2)映射数据库到物理层目录。  (3)编译源代码——所有的HDL代码必须被编译;Verilog和VHDL     必须

5、有不同的编译器支持。  (4)启动仿真器,执行仿真。也可以从其他软件上直接调用,启动内     嵌的仿真器执行仿真。3)ModelSim的用户界面  ModelSim仿真器有9个窗口:窗口(main)、结构窗口(structure)、源窗口(source)、信号窗口(signals)、处理窗口(process)、变量窗口(variables)、数据流窗口(dataflow)、波形窗口(wave)和列表窗口(list)。这些窗口可以通过主窗口中的视窗(View)菜单来打开。由于大部分窗口只是对设计仿真起一个辅助的作用,

6、不是经常用到的,因此下面主要介绍的是main主窗口和wave波形窗口。ModelSim的完整用户界面如图3-6所示。4)ModelSim窗口模块介绍  Main主窗口——在主窗口中,可以通过ModelSim>提示符来浏览帮助文件、编辑库、编辑源代码,而不用调用一个设计。启动窗口DesignMenu→LoadNewDesign可用于选择要加载的设计和其他用于仿真的选项。  Wave窗口——在波形窗口中,可通过波形浏览仿真结果的图形记录。多个波形窗口可用于更多的逻辑信号观察;可改变信号和向量的数量,以改善波形的显示;可打

7、印波形等。  Structure窗口——可实现设计的结构多层浏览,使源窗口(Source)和信号窗口(Signals)等成为当前层。  Source窗口——可从Structure窗口选择,进行注释、关键字、字符串、数字、执行行、标识符、系统任务、文本等完全的编辑;显示所选的HDL项的信息;检查显示所选HDL项当前仿真值。  Process窗口——显示外部和内部的处理功能。  Signals窗口——紧接结构窗口(Structure),显示Structure窗口的当前层HDL项的名称和值等。  Dataflow窗口——V

8、HDL信号或Verilog信号网络的图形描绘。  List窗口——用表格显示仿真结果。  Variables窗口——列出HDL项的名称,显示到当前过程的路径等。                 图3-6ModelSim完整用户界面3.2.3ModelSim仿真过程  前面是对ModelSim的一个整体介绍,下面将通过一个具体实例来介绍Model

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。